2015年1月アーカイブ

ASP-DAC Best Design Award受賞

|

ASP-DACで、Best Design Awardを受賞しました。ありがとうございます!
論理合成・配置配線が可能なPLLに関する発表に対するものです。

Dongsheng Yang, Wei Deng, Tomohiro Ueno, Teerachot Siriburanon, Satoshi
Kondo, Kenichi Okada, Akira Matsuzawa
"An HDL-Synthesized Gated-Edge-Injection PLL with A Current Output DAC"

opening12.jpg

 

|

1/21に、電気系科学技術懇話会で「ミリ波超高速無線通信」について話ます。

S421, 17:30-18:30

学部3年生以下の人は是非ご参加ください。

|

IEEE Journal of Solid-State Cirsuits

|

Synthesizable PLLに関する論文がIEEE Journal of Solid-State Cirsuitsに掲載されました。

W. Deng, et al.,
A Fully Synthesizable All-digital PLL with Interpolative Phase Coupled Oscillator, Current-Output DAC, and Fine-resolution Digital Varactor Using Gated Edge Injection Technique

IEEE Journal of Solid-State Circuits, Vol. 50, No. 1, pp. 68-80, Jan. 2015.

デジタル回路のように、論理合成して配置配線できるPLLに関する研究成果です。

|

ウェブページ